[2024.04.12.금] 인천인력개발원 하만 세미콘 아카데미 Verilog를 이용한 RTL 시스템 반도체 설계 시스템 작업(System Tasks) 1. System Tasks: 미리 작성된 코드의 모음 Simulation Tasks: 가시성과 디버깅 향상 Operations: 콘솔에 출력 / net의 값 모니터링 / 시뮬레이션 시작,정지 $로 시작 Verilog에서 타이밍 체크 2. System Tasks 예시 $display: 콘솔에 값 출력 ex. $display("At time %d, q = %b", $time, q); $time, $realtime: 현재의 시뮬레이션 시간을 정수로 표현 $wirte: $display와 유사하나 새로운 줄을 자동으로 추가 x $write ("Simulation ..

[2024.04.11.목] 인천인력개발원 하만 세미콘 아카데미 전자회로 해석 및 설계 3-1. 댐핑저항 댐핑저항 댐핑저항이 클수록 공진 감소 LC filter에서 LC 공진에 의한 Peaking 대역 존재 방지를 위해 직렬 저항 구성 댐핑저항 선택 방법: 수Ω~100Ω 내의 저항 사용(주로 20Ω~30Ω) PCB에서 기생L, C에 의한 공진, 전자파 발생을 줄이기 위해 댐핑저항 설치 1. 댐핑 저항 10mΩ 설치 2. 100mΩ 설치 3. 댐핑저항 1kΩ 설치, maximum step size 30u으로 변경 4. 댐핑저항 3Ω 5. 프로필ac로 변경, 입력을 AC로 변경하기 위해 PULSE 더블클릭, AC칸에 1 입력 6. 시뮬레이션 실행 7. 댐핑저항 제거 후 다시 시뮬레이션 전송선로: 신호가 지나가..

[2024.04.09.화] 인천인력개발원 하만 세미콘 아카데미전자회로 해석 및 설계2. 에너지 저장소자1. △R: 기생저항+접촉저항기생저항(Parasitic Resistance): 패턴 내에 존재하는 보이지 않는 저항접촉저항(Contact Resistance): 서로 접한 두 도체의 접촉면을 통해 전류가 흐를 때 그 접촉면에 생기는 저항, 고주파에서 기생 캐패시턴스와 기생 인덕턴스로 인해 접촉저항이 증가cut-off frequency ω = 1 / (R+△R)C가 되므로, R이 매우 커야 저항 변동률이 작아짐신호 처리용 적정 저항(R)값: 수백Ω~수십kΩ2. 캐패시터의 종류 전해 캐패시터(전해콘덴서, 케미콘) 유전체로 얇은 산화막, 전극으로 알루미늄 사용 전극의 극성 존재 장점: 1uF~수만uF로 비교적..

[2024.04.08.월] 인천인력개발원 하만 세미콘 아카데미 전자회로 해석 및 설계 2. 에너지 저장소자 RLC 회로의 I와 V 그래프 I = Q/t 이므로, 교류 전압의 주파수가 클 수록 Q의 흐름이 많아지고, I가 커져 저항 감소 1-1. 캐패시터의 임피던스 임피던스 저항과 용량성 리액턴스와 유도성 리액턴스의 조합을 포함한 회로에서 전류의 흐름 방해하는 것 단위: Ω 기호: Z 용량 리액턴스캐패시터의 임피던스 단위: Ω Zc: 용량 리액턴스 [Ω] f: 주파수 [Hz] C: 캐패시턴스 [F] 1-2. 캐패시터의 연결 직렬 합성 캐패시턴스 직렬 연결된 캐패시터에 충전된 전하량이 모두 동일 -> 각 축전기에 인가된 전위차의 총합 = 걸어준 전압 직렬 연결된 두 캐패시터의 합성 캐패시턴스는 둘 중 작은 ..

1. Sum - Of - Products(SOP) 형태 Sum - Of - Products(SOP): 곱의 합 형태(AND 연산된 항들을 OR연산을 통해 표현) SOP 예시 Products - Of - Sums(POS): 합의 곱 형태(OR 연산된 항들을 AND연산을 통해 표현) POS 예시 2. 논리회로의 단순화 논리회로의 단순화: 전파지연을 줄여 회로의 동작속도 향상 Boolean algebra와 Karnaugh mapping을 통해 단순화 가능 단순화 예시 3. 대수적 단순화(Algebraic Simplification) DeMorgan의 정리를 이용하여 원래의 표현식을 SOP형식으로 표현 SOP형식에서 공통인수를 찾아내어 1개 이상의 항을 소거 Algebraic Simplification 예시 4..

1. 논리 회로 출력값(Output) 구하기 부울 표현의 연산 규칙 괄호를 제외한 변수의 모든 역변환 수행 괄호 내의 연산 수행 AND 연산 후 OR 연산 수행 연산식에 바(NOT)가 있으면 내부 연산 수행 후 결과 역변환 부울 연산 예시 AND, OR, NOT 게이트를 이용한 논리회로에서의 Input에 따른 결과값 예시 2. NOR게이트와 NAND게이트 1. NOR 게이트 NOR 게이트의 결과값은 OR연산 수행 후 NOT연산을 진행하여 계산 가능 NOR 게이트 = NOT OR(OR 결과에 Inversion을 나타내는 Bubble 표시) 2. NAND 게이트 NAND 게이트의 결과값은 AND연산 수행 후 NOT연산을 진행하여 계산 가능 NAND 게이트 = NOT AND(AND 결과에 Inversion을 ..

[2024.04.04.목] 인천인력개발원 하만 세미콘 아카데미 전자회로 해석 및 설계 실습 1: 최대 전력 전달 측정 1. 새 프로젝트 생성(MaxPwr) - Create Blank Project 2. 20일차 참고하여 변수 선언 및 회로 구성 오실로스코프 프로브를 이용하여 전압 측정 디스플레이에 전압을 파형으로 표시 OrCAD에서는 다음 아이콘으로 측정 가능 3. 파워 마커를 오른쪽 저항에 클릭 4. New Simulation Profile - DC로 이름 설정 5. Analysis 에서 Analysis Type을 DC Sweep로 설정 6. Sweep Variable의 글로벌 파라미터 선택 - 이름 입력 7. 저항을 1~1k까지 100옴씩 증가시키기 위해 Sweep Type에서 설정 8. 시뮬레이션 ..

[2024.04.03.수] 인천인력개발원 하만 세미콘 아카데미 전자회로 해석 및 설계 회로해석 이론 1. 피에조 소자 압전 효과를 이용한 소자 기계적 자극에 의해 분극 현상이 일어나는 것을 이용한 소자 압력에 따라 저항이 달라져 전류가 달라짐 2. 노드 전압 구하기 예시 3. 위 회로로 전자저울 아키텍쳐 설계 R4 위치에 피에조 소자를 위치 피에조 소자에 가해지는 압력에 따라 전압 변화 이에 따라 Va도 변화 a와 b노드에 op-amp를 연결(a에 +, b에 -)하여 신호 증폭 ADC(Analog to Digital Converter)를 이용하여 아날로그 신호를 디지털 신호로 변환 Resolution: 해상도, 분해능 8Bit ADC -> 전압을 2^8개로 분해하여 분석 가능 10Bit ADC-> 전압을..

[2024.04.02.화] 인천인력개발원 하만 세미콘 아카데미전자회로 해석 및 설계회로 해석이론1. 단위 접두어 OrCAD 사용 시 주의점 대/소문자 구분 없음 Mega의 경우 m과 M이 중복되므로 meg 또는 MEG로 기술 단위 생략 가능 상온(Room Temperature): 300K = 섭씨 약 27도 **대문자 K는 켈빈, 소문자 k는 킬로 2. 전류(Current) 전하(electric charge): 대전된 물체가 갖는 전기의 양. +와 -로 구분 전하량: 전하의 양, Q [ C ] 전류(Current) 전하의 이동 또는 흐름 단위시간(!초)동안 이동한 전하량 단위: [ A ] (Ampere, 암페어) 1A = 1초동안 1C의 전하가 통과( I = Q / t [A] ) 전류의 방향: 전자의 흐..

[2024.04.01.월] 인천인력개발원 하만 세미콘 아카데미 Verilog를 이용한 RTL 시스템 반도체 설계 Clock과 Reset Clock(clk, 클록) 디지털 시스템에서 데이터 처리의 타이밍을 제어하는 주기적인 신호 주파수, 주기를 통해 신호의 반복속도, 시간 등을 나타냄 Reset(rst) 디지털 시스템을 초기 상태로 되돌리는 데 사용 Synchronous Reset: 클록 신호에 동기화되어 작동 - 리셋 시 다음 클록 엣지에서 시스템 초기화 Asynchronous Reset: 클록 신호와 무관하게 즉시 작동 - 빠른 리셋이 가능하지만 동기화 문제 발생 가능 Flip-Flop(FF) 한 비트의 이진 정보를 저장하는 메모리 단위 클록 신호에 의해 제어 입력 데이터를 기반으로 두 가지 안정된 상..