1. New Project 생성 - Source 추가: 전 과정에서 생성된 myip2_slave_lite_v1_0_S00_AXI.v 파일, segment 출력 파일 2. 보드 선택 후 finish 3. myip2_slave~~.v에서 segment와 연결하기 위한 hi_bit과 low_bit을 output으로 선언 4. myip2_slave~~.v에서  output으로 나갈 high bit와 low bit에 slave의 register 값을 나누어 할당  5. Create Block Desgin - Zynq 추가 - Run Block Automation  6. Zynq7의 Ethernet, USB 포트 비활성화 7. PS/PL Interface 확인 8. Add module - 모듈 추가  9. Run ..

Data Width: 데이터의 비트 크기를 나타낸다. 1. my_axi_test 프로젝트 생성 (board는 cora z7 선택) 2. Create Block Design - Add IP Source - Zynq 7 추가 3. Run Block Automation 4. Tool에서 Create and package New IP 에서 Next - Create ZXI4 Peripheral - Create a new AXI4 peripheral 선택 후 next - 아래와 같이 설정 후 next - finish  5. Add IP - 위에서 생성한 myip 추가6. Address 확인 7. Validate Design 8. Create HDL Wrapper - OK 9. Generate Bitstream 10..

HandShake 방식HandShake란? - 통신 과정에서, 수신부와 송신부의 특정 조건이 맞을 때 정보가 교환되는 방식AXI에서의 HandShakeMaster와 Slave에서 Valid, Ready 신호를 이용하여 Handshake 진행 - Valid 신호: 데이터의 전송이 가능함을 알리는 Source의 신호 - Ready 신호: 데이터의 수신이 가능함을 알리는 Destination의 신호Valid와 Ready가 모두 HIGH일 때(Beat 상태) 데이터, 주소 등의 정보가 전송됨Source는 Ready 신호와 상관 없이 Valid를 1로 설정할 수 있으며, 이 값은 HandShake 발생 시까지 유지돼야 함AXI Read에서 HandShake Read Address 전송 과정1. Master가 AR..

[2024.06.24~] 인천인력개발원1-1. H/W vs. S/W1-2. CPU(Central Processing Unit, 중앙처리장치)1-3. SoC(System on Chip) AMBA(Advanced Microcontroller Bus Architecture)ARM이 개발한 SoC 내부 IP(Intellectual Property)간 통신을 위한 표준 버스 프로토콜AMBA 프로토콜 종류 - APB(Advanced Peripheral Bus): 저전력&낮은 인터페이스 복잡도를 갖는 저대역폭 주변장치 연결을 위한 버스 프로토콜 - AHB(Adv. High performance Bus): CPU, DMA 컨트롤러, 메모리 등 고성능 IP간 통신을 위한 버스 프로토콜 - AXI(Adv. eXtensib..