하만(Harman) 세미콘 아카데미 46일차 - Verilog HDL 설계(Serial to Parallel, Parallel to Serial 변환)
[2024.05.17.금] 인천인력개발원 하만 세미콘 아카데미실습 1: Parallel to Serial / Serial to Parallel 변환기1. my_sp 프로젝트 생성2. my_sp.v 파일을 Create Design Sources로 생성한 뒤 코드 작성(my_p2s와 my_s2p 모듈 두 개 사용)`timescale 1ns / 1ps/********************************************parallel to serial********************************************/module my_p2s (input RST, CLK, START, input [7:0] DIN, output SOF, ..