Team Project - Scan ChainScan Chain이란?디지털 회로 내부에서 테스트를 용이하게 하기 위해 Flip Flop을 직렬 연결하여 내부 상태를 쉽게 접근, 제어할 수 있도록 하는 회로Flip Flop에 21MUX를 연결하여 테스트를 진행할 수 있음SE(Scan Enable)이 1이 되면 Scan이 시작되며 파란 선을 따라 데이터가 이동 -> 스캔 비트(RT2, RT1) 출력SE이 0이 되면 Scan이 진행되지 않고 일반 회로처럼 동작하며 빨간 선을 따라 데이터가 이동 -> 회로 결과값(T2, T1) 출력1CLK마다 데이터가 이동하며 각 Flip Flop으로 전달, 결과가 출력D Flip Flop Schematic D Flip Flop Layout Scan Chain Flip Flop..

[2024.05.30.목] 인천인력개발원 하만 세미콘 아카데미실습 1: 4Bit Adder_Subtractor Layout 설계4Bit Adder_Subtractor Layout 설계 [소요시간: 2시간]  실습 2: OneChip Layout 설계OneChip Layout 설계 [소요시간: 4시간]

[2024.05.29.수] 인천인력개발원 하만 세미콘 아카데미실습 1: FullAdder Schematic Layout 설계FullAdder Layout 설계 [소요시간: 35분]FullAdder Layout  실습 2. 4-Bit Adder 설계4Bit Adder Schematic 4Bit Adder Symbol4Bit Adder Simulation Schematic4Bit Adder Simulation Result 4-Bit Adder Layout [소요시간: 1시간]   실습 3. 4-Bit Adder_Subtractor 설계4Bit Adder_Subtractor Schematic4Bit Adder_Subtractor Symbol4Bit Adder_Subtreactor Simulation Schem..

[2024.05.28.월] 인천인력개발원 하만 세미콘 아카데미 1. Adder, XOR Gate 1. Half Adder 진리표2. Full Adder 진리표3. XOR 진리표 실습 1: XOR Schematic 설계 및 시뮬레이션 / Layout 설계XOR Schematic 설계 및 시뮬레이션 [소요시간: 30분]XOR Gate Schematic XOR SymbolXOR Simulation Schematic XOR Simulation Result   XOR Layout [소요시간: 50분]  실습 2: HalfAdder Schematic 설계 및 시뮬레이션 / Layout 설계HalfAdder Schematic 설계 및 시뮬레이션 [소요시간: 10분]HalfAdder SchematicHalfAdder ..

[2024.05.23.목] 인천인력개발원 하만 세미콘 아카데미 실습 1: 16-1MUX SWITCH Layout 마무리16-1MUX Switch 레이아웃 설계 마무리 [소요시간: 3시간]  실습 2: PAD Layout1. Create - Cell View로 PAD 이름의 Layout 생성 2. O 눌러서 Create Via 열고 foundry Group의 M2_M1 불러오기 3. 생성한 Via 선택 후 Q 눌러 속성 변경 4. PAD_FRAME으로 새 Layout Cellview 생성 5. I 눌러서 개인 라이브러리에 생성한 PAD 불러오기 6.  Q 눌러 Conver to Mosaic 누르고 값 변경 7. 변경된 레이아웃 확인 8. 세개로 복사 후 한개 회전하여 배치 9. 다음 사진과 같이 배치 (가..

[2024.05.21.화] 인천인력개발원 하만 세미콘 아카데미실습 1: 81MUX LOGIC 설계 및 시뮬레이션81MUX의 Schematic, symbol을 제작하고 시뮬레이션을 통해 결과 확인 [소요시간: 40분] 81MUX schematic81MUX_LOGIC_TEST schematic81MUX_LOGIC 시뮬레이션 결과 확인실습 2: 81MUX LOGIC 레이아웃 설계81MUX의 Layout 설계 후 DRC, LVS 수행 [소요시간: 4시간]41MUX와 21MUX의 구조를 그대로 가져와야 시간 단축이 가능할 것으로 보임   실습 3: 81MUX SWITCH 설계 및 시뮬레이션81MUX_SWITCH Schematic81MUX_SWITCH_TEST schematic81MUX_SWITCH 시뮬레이션 결과..

[2024.05.16.목] 인천인력개발원 하만 세미콘 아카데미실습 1: 41MUX_SWITCH의 레이아웃 설계41MUX_SWITCH 레이아웃 설계( DRS&LVS ) [소요 시간: 125분]  세로 8.05um, 가로 5.445um로 축소 [소요시간: 15분]교수님 예시: 세로 8.04um, 가로 6.135um

[2024.05.14.화] 인천인력개발원 하만 세미콘 아카데미실습 1: 21MUX_SWITCH의 레이아웃 가로 2.445um, 세로 7.29um 설계21MUX_SWITCH 레이아웃 설계 [소요 시간: 80분]DRC 참고사항 추가Via to Via >= 0.15umMetal2에서 Via로 Metal1을 연결하는 작업 수행 시 Metal1의 두께가 0.12um가 아닌 0.14um가 되며 높이가 증가하는 현상이 발생할 수 있으므로 Metal1의 두께도 확인하여 수정 필요 실습 2: 41MUX Schematic & Layout 설계 1. 21MUX_LOGIC을 이용하여 Schematic 설계 및 포트 설정 2. Symbol을 만들기 위해 Create 탭에서 선택 후 핀 설정 후 symbol 제작 3. Simul..

[2024.05.09.목] 인천인력개발원 하만 세미콘 아카데미실습 1: 21MUX Layout 설계1. 40일차에 이어서 21MUX Layout을 4.63um x 5.87um 사이즈로 설계 및 DRC, LVS [ 총 소요 시간: 50분 ]실습 2: 21MUX Schematic & Layout 설계위 Schematic에서는 14개의 TR 사용Transmission Gate를 사용하여 2개의 TR만 사용 가능실습 3: 21MUX SWITCH Schematic & Layout 설계1. 21MUX_SWITCH 이름의 Cell View를 만든 뒤 Schematic 제작 2. Create - From Cell View를 통해 Symbol 제작 3. 21MUX_SWITCH_TEST 이름의 CellView를 만든 뒤 ..