728x90
[2024.04.02.화] 인천인력개발원 하만 세미콘 아카데미
전자회로 해석 및 설계
회로 해석이론
1. 단위 접두어
- OrCAD 사용 시 주의점
- 대/소문자 구분 없음
- Mega의 경우 m과 M이 중복되므로 meg 또는 MEG로 기술
- 단위 생략 가능
- 상온(Room Temperature): 300K = 섭씨 약 27도 **대문자 K는 켈빈, 소문자 k는 킬로
2. 전류(Current)
- 전하(electric charge): 대전된 물체가 갖는 전기의 양. +와 -로 구분
- 전하량: 전하의 양, Q [ C ]
- 전류(Current)
- 전하의 이동 또는 흐름
- 단위시간(!초)동안 이동한 전하량
- 단위: [ A ] (Ampere, 암페어)
- 1A = 1초동안 1C의 전하가 통과( I = Q / t [A] )
- 전류의 방향: 전자의 흐름과 반대 방향
3. 전압
- 전위: 전기적 위치에너지
- 전압
- 두 지점 사이 전위차
- 전하를 이동시키는 힘, 전류를 흘리는 힘
- 단위: [ V ] (Volt, 볼트)
- 1V = 1C의 전하를 1J의 에너지로 이동시킬 수 있는 전위차
- Q의 전하가 일정 전위차인 두 점을 이동할 때 WJ의 에너지가 필요할 때 두 점간의 전위차
- V = W / Q
4. Voltage, Current, Ground의 정의 ( 물의 흐름으로 이해 )
- 전압 = 수압
- 전류 = 물의 흐름
- 전위차 = 수압차 -> 전압이 높은 곳에서 낮은 곳으로 전류가 흐른다 = 수압이 높은 곳에서 낮은 곳으로 물이 흐른다
- Ground(GND, 접지) = 바다 표면 -> 산에서 흐르는 모든 물은 바다(GND, 0V)로 흘러들어간다
- 접지: 전압을 측정하는 기준점 -> 0V
- 디지털 멀티미터(Digital MultiMeter, DMM): 전압, 전류 등의 측정 장비 -> 검정색 침은 기준점이 됨
5. 옴의 법칙( Ohm's Law )
- 전류가 들어가는 쪽이 +. 전류가 나오는 쪽이 - 극성
- V = I * R, R = V / I
6. PCB 기판
- 패턴(pattern): 기판 위에 새겨진 회로
- Ground(GND): 실제 0V인지 알 수 없음. 회로상에서 0V로 가정하는 위치 -> 내부, 외부적 요인에 따라 노이즈 발생 가능
7. 저항
- 합성저항
- 직렬 연결: 두 저항의 합으로 계산(R1과 R2 직렬 연결 -> 합성저항 R = R1+R2) -> 큰 저항의 오차범위보다 작은 저항 연결 시 작은 저항 무시 가능
- 병렬 연결: 두 저항의 합분의 곱으로 계산(R1과 R2 병렬 연결 -> R1*R2/(R1+R2)) -> 상대적으로 매우 큰 저항 무시 가능
병렬 계산 시 사용: R // 2R -> 2R/3, R // R -> R/2
- 칩저항
- 칩 형태의 저항
- 번호 읽는 법: 세자리수 중 앞 두자리 * 10의 마지막자리수 제곱
ex) 332 -> 33*10^2 = 3.3kΩ / 472 -> 47*10^2 = 4.7kΩ - 문자 있는 곳에 소수점 찍고, R -> 옴, K->k옴, M->M옴 등으로 단위 변환
ex) R464->-.464Ω / 4K64->4.64kΩ / 4M7->4.7MΩ
8. Node & Junction
- Node: 부품끼리 연결된 회로
- Juction: 회로가 나뉘는 부분
9. Source(전원)
- Votlage Source(전압원)
- 회로에 일정한 전압 공급
- 부하 변동과 무관하게 일정 전압 공급
- 이상적인 전압원의 내부 저항은 0Ω
- Current Source(전류원)
- 회로에 일정한 전류 공급
- 부하 변동과 무관하게 일정 전류 공급
- 이상적인 전류원의 내부 저항은 ∞Ω
- 실제로는 존재하지 않는 가상부품
- 여러 부품을 통한 시스템으로 구현 가능
10. PSpice 에러
- Short Error: Voltage source and/or inductor loop involvoing V_V2
- V2전압원 주변 회로가 short되었다
- Short된 Node를 끊고 작은 저항(1n~1mΩ)을 구성하여 해소
- Floating Error: Node $N~ is Floating
- 회로상의 해당 노드가 Floating(=Open)되었다는 의미
- Floating 지점과 GND 사이에 Dummy 저항 (1G~1TΩ)을 구성하여 해소
11. 키르히호프 법칙
- 키르히호프 제 1법칙(KCL)
- 어떤 회로망의 노드에 유입되는 전류의 합 = 노드에서 유출되는 전류의 합
- Ii1+Ii2+Ii3 = Io1+Io2+Io3
- 키르히호프 제 2법칙(KVL)
- 폐회로에서 각 부품에 걸리는 전압의 총합은 0
- V1+V2+V3+V4 = 0
- KCL 예시
728x90
반응형