__________

Designing the Future with Circuits

반도체 회로설계 취준기
반응형

분류 전체보기 99

AXI 프로토콜 / HandShake

HandShake 방식HandShake란? - 통신 과정에서, 수신부와 송신부의 특정 조건이 맞을 때 정보가 교환되는 방식AXI에서의 HandShakeMaster와 Slave에서 Valid, Ready 신호를 이용하여 Handshake 진행 - Valid 신호: 데이터의 전송이 가능함을 알리는 Source의 신호 - Ready 신호: 데이터의 수신이 가능함을 알리는 Destination의 신호Valid와 Ready가 모두 HIGH일 때(Beat 상태) 데이터, 주소 등의 정보가 전송됨Source는 Ready 신호와 상관 없이 Valid를 1로 설정할 수 있으며, 이 값은 HandShake 발생 시까지 유지돼야 함AXI Read에서 HandShake Read Address 전송 과정1. Master가 AR..

하만(Harman) 세미콘 아카데미 71일차~ - SoC를 위한 Peripheral 설계(CPU, SoC, AMBA Bus, HandShake, AXI 프로토콜)

[2024.06.24~] 인천인력개발원1-1. H/W vs. S/W1-2. CPU(Central Processing Unit, 중앙처리장치)1-3. SoC(System on Chip) AMBA(Advanced Microcontroller Bus Architecture)ARM이 개발한 SoC 내부 IP(Intellectual Property)간 통신을 위한 표준 버스 프로토콜AMBA 프로토콜 종류 - APB(Advanced Peripheral Bus): 저전력&낮은 인터페이스 복잡도를 갖는 저대역폭 주변장치 연결을 위한 버스 프로토콜 - AHB(Adv. High performance Bus): CPU, DMA 컨트롤러, 메모리 등 고성능 IP간 통신을 위한 버스 프로토콜 - AXI(Adv. eXtensib..

프로젝트: 초음파 거리센서 회로

프로젝트 준비: Chip Data1. 101 Ceramic Capacitor 1ea (100 pF)2. 102 Ceramic Capacitor 4ea (0.001 μF)3. 103 Ceramic Capacitor 3ea (0.01 μF)4. 472 Ceramic Capacitor 1ea (0.0047 μF)5. 2A473J Miller Capacitor 1ea (0.047 μF) 6. 681 Ceramic Capacitor 1ea (680 pF) 7. 104 Capacitor 9ea (0.1 μF) 8. IC 소켓 8 Pin 3ea9. IC 소켓 16 Pin 2ea10. IC 소켓 14 Pin 1ea11. 초음파 SE-400ST160 Transmitter 1ea12. 초음파 SE-400SR160 Rece..

하만(Harman) 세미콘 아카데미 58-62일차 - Full Custom IC One Chip 설계(Scan Chain 설계, Amplifier, One Chip 설계)

Team Project - Scan ChainScan Chain이란?디지털 회로 내부에서 테스트를 용이하게 하기 위해 Flip Flop을 직렬 연결하여 내부 상태를 쉽게 접근, 제어할 수 있도록 하는 회로Flip Flop에 21MUX를 연결하여 테스트를 진행할 수 있음SE(Scan Enable)이 1이 되면 Scan이 시작되며 파란 선을 따라 데이터가 이동 -> 스캔 비트(RT2, RT1) 출력SE이 0이 되면 Scan이 진행되지 않고 일반 회로처럼 동작하며 빨간 선을 따라 데이터가 이동 -> 회로 결과값(T2, T1) 출력1CLK마다 데이터가 이동하며 각 Flip Flop으로 전달, 결과가 출력D Flip Flop Schematic D Flip Flop Layout Scan Chain Flip Flop..

하만(Harman) 세미콘 아카데미 61일차 - Verilog HDL 설계(UART_TX 설계)

[2024.06.10.월] 인천인력개발원 하만 세미콘 아카데미실습 1: UART_TX 설계  위 그림에 맞게 TX의 Input, Output 설정module uart_tx( input RST, input CLK, input [7:0] DIN, input START, output reg TXD );각 상태를 나타내는 idle, start, tx_send, stop을 local parameter로 선언하여 갑 지정 후 register와 wire 선언localparam [1:0] idle = 2'b00, start = 2'b01, tx_send = 2'b10, stop =..

하만(Harman) 세미콘 아카데미 60일차 - SW 구조설계(UART 시리얼 통신)

[2024.06.07.금] 인천인력개발원 하만 세미콘 아카데미UART(Universal Asynchronous Reciever/Transmittter)1. 시리얼 통신마이크로컨트롤러에서의 데이터 전송: 비트 단위의 데이터를 핀 단위로 전송데이터 전송 방법병렬 전송: 8개의 핀으로 한 번에 1바이트 데이터 전송 - 연결이 복잡해짐 - 핀 수가 제한적인 마이크로컨트롤러에서는 연결이 불가능할 수 있음직렬 전송: 1개의 핀으로 8번에 나누어 1바이트 데이터 전송 - UART 통신은 시리얼/직렬 통신의 종류2. 프로토콜컴퓨터(장치) 간의 데이터 통신에서 원활한 송수신을 위해 약속된 신호 송신의 순서, 속도, 데이터 표현법 등의 규약UART 통신은 비동기(Asynchronous) 통신별도의 클록을 사용하지 않으므로..

하만(Harman) 세미콘 아카데미 57일차 - Verilog HDL 설계(FIFO 설계, 테스트벤치 코드 작성방법)

[2024.06.03.월] 인천인력개발원 하만 세미콘 아카데미실습 1: FIFO 설계 FIFO: First In First Out데이터가 잠시 머무르는 버퍼 역할 EMPTY: 데이터가 없어 출력할 수 없는 경우 1FULL: 메모리 공간이 7개가 있을 때, 모든 공간에 데이터가 채워져 있을 때 1WR_EN(WRite_ENable): WR_EN이 1이면 CLK에 맞춰 Write 동작 실행, Write_Address를 1씩 증가RD_EN(ReaD_ENable): RD_EN이 1이면 CLK에 맞춰 Read 동작 실행, Read_Address를 1씩 증가 설계 순서RAM 설계wr_addr(write_address)와 rd_addr(read_address) 처리full, empty 처리 - full은 wr_addr..

하만(Harman) 세미콘 아카데미 56일차 - SW 구조설계(Git 다운로드, GitHub 설정)

[2024.05.31.금] 인천인력개발원 하만 세미콘 아카데미임베디드 시스템을 위한 SW 구조설계GitHub와 로컬 디렉토리로 연결 / Git 설정하기1. Git 검색하여 설치 파일 다운로드https://git-scm.com/downloads Git - DownloadsDownloads macOS Windows Linux/Unix Older releases are available and the Git source repository is on GitHub. GUI Clients Git comes with built-in GUI tools (git-gui, gitk), but there are several third-party tools for users looking for a platform-spe..

728x90
반응형