하만(Harman) 세미콘 반도체 설계 과정/Verilog를 이용한 RTL 시스템 반도체 설계

하만(Harman) 세미콘 아카데미 42일차 - Verilog HDL 설계(traffic 프로젝트 디버깅)

semicon_circuitdesigner 2024. 5. 10. 15:25

[2024.05.10.금] 인천인력개발원 하만 세미콘 아카데미

Verilog를 이용한 RTL 시스템 반도체 설계

AMD Vivado Logic Analyzer

  • Logic Analyzer: 디지털 신호 분석 장치

1. mark_debug 코드를 이용해 디버깅할 net를 표시

 

2. Run Synthesis 후 우측 상단의 보기를 Debug로 바꾸면 다음과 같이 net에 표시

 

3. my_traffic_debug 프로젝트를 만들어 확인하기

 

 

저작자표시 비영리 변경금지

'하만(Harman) 세미콘 반도체 설계 과정 > Verilog를 이용한 RTL 시스템 반도체 설계' 카테고리의 다른 글

하만(Harman) 세미콘 아카데미 47일차 - Verilog HDL 설계(UART 실습)  (0) 2024.05.20
하만(Harman) 세미콘 아카데미 46일차 - Verilog HDL 설계(Serial to Parallel, Parallel to Serial 변환)  (0) 2024.05.17
하만(Harman) 세미콘 아카데미 37일차 - Verilog HDL 설계(FSM security, 신호등 FSM)  (1) 2024.04.29
하만(Harman) 세미콘 아카데미 30~31일차 - Verilog HDL 설계(Stopwatch 설계 테스트벤치)  (1) 2024.04.19

'하만(Harman) 세미콘 반도체 설계 과정/Verilog를 이용한 RTL 시스템 반도체 설계'의 다른글

  • 현재글하만(Harman) 세미콘 아카데미 42일차 - Verilog HDL 설계(traffic 프로젝트 디버깅)

관련글

티스토리툴바