하만(Harman) 세미콘 아카데미 53일차 - Full Custom IC One chip 설계(Half Adder, Full Adder, Digital Logic Gate Layout 설계)

[2024.05.28.월] 인천인력개발원 하만 세미콘 아카데미

---

1. Adder, XOR Gate

---

 

1. Half Adder 진리표

2. Full Adder 진리표

3. XOR 진리표

 

---

실습 1: XOR Schematic 설계 및 시뮬레이션 / Layout 설계

---

XOR Schematic 설계 및 시뮬레이션 [소요시간: 30분]

• XOR Gate Schematic

 

• XOR Symbol

• XOR Simulation Schematic

 

• XOR Simulation Result

 

 

 

XOR Layout [소요시간: 50분]

 

 

---

실습 2: HalfAdder Schematic 설계 및 시뮬레이션 / Layout 설계

---

HalfAdder Schematic 설계 및 시뮬레이션 [소요시간: 10분]

• HalfAdder Schematic

  

• HalfAdder Symbol

  

• HalfAdder Simulation Schematic

  

• HalfAdder Simulation Result

  

 

• HalfAdder Layout

 

HalfAdder Layout 설계 [소요시간: 25분]

---

실습 3: 현재까지의 모든 Gate를 모은 Digital Logic Gate 만들기

---

• Digital Logic Gate Schematic: 2/3/4NAND, 2/3/4NOR, XOR, NOT, SWITCH

 

 Digital Logic Gate( 2/3/4NAND, 2/3/4NOR, XOR, NOT, SWITCH)의 Layout [소요시간: 2시간 10분]

 

 

 

---

실습 4: FullAdder Schematic 설계 및 시뮬레이션 / Layout 설계

---

FullAdder Schematic 설계 및 시뮬레이션 [소요시간: 14분]

• FullAdder Schematic

  

• FullAdder Symbol

  

• FullAdder Simulation Schematic

  

• FullAdder Simulation Result